PATENT ABSTRACTS OF JAPAN

(11)Publication number:

01-212009

(43)Date of publication of application: 25.08.1989

(51)Int.CI.

H03G 3/10

(21)Application number : 63-035027

(71)Applicant : OKI ELECTRIC IND CO LTD

(22)Date of filing:

19.02.1988


(72)Inventor: SATO HIDEAKI

(54) VARIABLE GAIN AMPLIFIER

(57)Abstract:

PURPOSE: To increase the input impedance and to avoid the output operating point due to gain control from fluctuated by adopting differential circuit constitution and varying a resistance of a field effect transistor(TR) connecting sources of field effect TRs in differential pairs so as to control the gain.

CONSTITUTION: The differential circuit constitution is adopted, where a 1st field effect TR Q1 and 2nd field effect TR Q2 are connected in differential pair, and sources of the 1st and 2nd field effect TRs Q1, Q2 are connected by a 5th field effect TR Q5. Since the drainsource voltage of the 5th field effect TR Q5 is always at nearly zero, the drain-source resistance is dependent on the gate voltage. The drain-source resistance is varied by controlling the gate voltage to vary the gain of the variable gain amplifier. Thus, it is possible to increase the input impedance and the output operating point is not fluctuated even if the gain is controlled.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

⑲ 日本国特許庁(JP)

⑩特許出願公開

平1-212009 ⑫ 公 開 特 許 公 報 (A)

⑤Int. Cl. ¹

庁内整理番号 識別記号

❸公開 平成1年(1989)8月25日

H 03 G 3/10

B - 7827 - 5J

審査請求 未請求 請求項の数 1 (全4頁)

可変利得增幅器 60発明の名称

②特 願 昭63-35027

❷出 願 昭63(1988)2月19日

秀 暁 @発 明 者 佐藤 冲電気工業株式会社 勿出 願 人

東京都港区虎ノ門1丁目7番12号 沖電気工業株式会社内

東京都港区虎ノ門1丁目7番12号

弁理士 鈴木 敏明 四代 理 人

1. 発明の名称

可変利得增幅器

2. 特許請求の範囲

ドレインが第1の負荷抵抗を介して第1の電原 に接続された第1の電界効果トランジスタと、

ドレインが前記第1の電界効果トランジスタに 接続されゲートとソースが第2の電源に接続され た第2の世界効果トランジスタと、

ドレインが第2の負荷抵抗を介して前記第1の 電源に接続された第3の電界効果トランジスタと、 ドレインが前配第3の電界効果トランジスタに 接続されゲートとソースが前配第2の電源に接続 された第4の世界効果トランジズタと、

ソースが前記第2の電界効果トランジスタのド レインに接続されドレインが前記第4の電界効果 トランジスタのドレインに接続されゲートに利得 制御用電圧が入力される第 5 の電界効果トラング

前記第1岁よび第2の電界効果トランプスタの

ゲートに信号を入力して各ドレインから信号を出 力することを特徴とする可変利得増幅器。

3. 発明の詳細な説明

(童業上の利用分野)

本発明は、電界効果トランジスタ(以下、FET という)を用いた可変利得増幅器に関するもので ある.

(従来の技術)

第 2 図は従来の可変利得増幅器の一例であって (例えば、信学技報 <u>8 2</u> [224] (昭 5 8 - 1 - 19) 電子通信学会)、入力端子8に入力された信号は FET Q。 と抵抗 R。 からたるインパータにより増 幅され、 FET Q , , Q $_{\bullet}$ かよびダイオード D $_{I}$ ~ D $_{\bullet}$ からなるソースホロワを介して出力端子10から 出力されるものである。本例の可変利得増収器で は、出力信号を FET Q。 を介して入力に帰還し、 端子11から数 FET Q, のゲートに加える電圧を 制御することによって帰還量を変え、利得を制御 するものである。なお、端子1,2,9は電原端 子である。

特開平1-212009(2)

第3図は従来の可変利得増協の他の例であった で(例えば、特開昭60-48607号公報)、入び がイオードDェ、Dェからなるソースホロワを通り、 FET Qiaを介してFET Qiz、Qizかは抗R。 からの出してFET Qiz、Qizかは抗なペーオルのの出力信号はFET Qix、Qizがはないイオルのの出力信号なる。からの出するの出するの出するのは、不可ののは、不可の出するのからのでは、一次のでは、であるにより、合うにより、合うにより、合うにより、合うにより、合うにより、合うにより、合うにより、合うにより、合うにより、合うにより、合うにより、合うにはない、人口の変には、ないのでない、利得制御のでない、人口の変には、ないのでは、ないのでは、ないのでは、ないのには、ないのには、ないのには、ないる。

(発明が解決しようとする課題)

しかしながら、第2回に示す可変利得増福器では、入力インピーダンスが低いため前段に駆動用のパッファを設ける必要があり、また、帰意量の変化に伴って入力インピーダンスが変化するため

インピーダンスの整合が非常に困難であった。 更に、入力 側を容量結合とした場合、入力インピーダンスが低いため低周放数領域の帯域を確保するととができないという問題点があった。

一方、第3図に示す可変利得増幅器は、利得割 御に伴って出力動作点が変動するので、この変動 を打消すために利得割御に対応してパイアス電圧 を割御する必要があった。

本発明は以上に述べた問題点を除去し、入力インピーダンスが高く、しかも利得制御による出力 動作点の変動が無い優れた可変利得増臨 器を提供 することを目的とするものである。

(課題を解決するための手段)

本発明は、ドレインが第1の負荷抵抗を介して第1の電源に接続された第1の電界効果トランジスタと、ドレインが前配第1の電界効果トランジスタに接続されゲートとソースが第2の電原に接続された第2の電界効果トランジスタと、ドレインが第2の負荷抵抗を介して前記第1の電源に接続された第3の電界効果トランジスタと、ドレイ

ンが前記第3の電界効果トランソスタに接続された第4の電界効果トランリスタと 続された第4の電界効果トランリスタと いインに接続された第2の電界効果トランリスタのドレインに接続された 中レインが前記れた 一トに利得 制用電圧 が入り 前になる第5の電界効果トランリスタと を 傭え、前に信号を入力して各ドレインから信号を出力するにとを特徴とする可変利得増盛器である。

(作用)

本発明は、第1の電界効果トランジスタと第1の電界効果トランジスタを差動対とし、前記記114とび第2の電界効果トランジスタにより接続した差動形の回路構成となっている。従って、、前記記 での電界効果トランジスタのドレイン・ソースの間に常に零付近にあるので、そのドレイン・リース間近抗はゲート電圧に依存する。そこではケート電圧を制御するととによりそのドレイン・ソ

- ス間抵抗を変え、可変利得増幅器の利得を変えるものである。

(実施例)

第1図は本発明の実施例を示す回路図である。 第1図において、1,2は電原婚子、3,4は信 号を入力する入力婦子、5,6は信号を出力する 出力端子、R₁, R₂は負荷抵抗、Q₁ はゲートが 入力端子3に接続されドレインが出力端子5に接 焼されるとともに負荷抵抗 B: を介して電源端子 1に接続された FET , Q . はドレインが FET 1の ソースに接続されかートとソースが電原端子2に 接続されたFET,Q。はゲートが入力増子4に接 統されドレインが出力端子6に接続されるととも に負荷抵抗R』を介して電源端子!に接続された FET 、Q d はドレインが FET 3 のソースに接続さ れケートとソースが電原端子2に接続された PET, Q。 はソースが FET 2のドレインに接続されドレ インが FET 4のドレインに接続された FET . 7は FET 5のゲートに利得制御用電圧を入力する入力 端子である。たか、 FET Q 1 と Q 3 、 FET Q 2 と

特開平1-212009(3)

Q。はそれぞれ同一の特性を有し負荷抵抗 Rı と R z とは同一の値を有するものである。

第1図に示す可変利得増幅器の動作について以下説明する。第4図は第1図に示す PET の前特性図であって、(a)はかート・ソース電圧 V_{08} を $パック を を がっまた <math>V_{08}$ を V_{08} を $V_{$

$$R_{DS} = \frac{\partial V_{DS}}{\partial I_{DS}} \tag{1}$$

図(a) から(b)を得ることができる。この第4図(b)から、FET のドレイン・ソース電圧 Vos が等せルト付近にあるとき、ドレイン・ソース間抵抗 Ros の大きさはゲート・ソース間電圧 Vos に依存することが分かる。すなわち、ゲート・ソース間電圧 Vos を変えることによりドレイン・ソース間抵抗 Ros の大きさを制御することができることとなる。

$$G_2 = \frac{R_L}{R'_{DS}} \tag{3}$$

すなわち、第1図において、FET Q 。のケートに加える利得割御用電圧 Vc を制御することにより、利得を G 」から G 。の範囲で変化させることができる。

以上説明したように、本実施例によれば差動形の回路構成としたので、入力インピー・シンズが高く、また利得制御によっては出力動作点が変動しない優れた可変利得増幅器を実現することができる。

(発明の効果)

以上詳細に説明したように、本発明によれば整動形の回路構成とし、整動対をなす電界効果トランシスタの各ソース間を接続する電界効果トランシスタの抵抗値を変化させることにより利得の創作を行なっているので、入力インピーダンスを高くすることが可能となり、また利得を創御しても出力動作点は変動しないという優れた効果を得る

第1図に示す実施例において、回路は左右対象であり、FET Q」のソースとFET Q。のソースとは程何同位位にあるから、FET Q。のドレイン・ソース間電圧 Vos は零に近い。従って、第4図において脱明したように、FET Q。のゲート電圧を入力端子1から加える利得創御電圧 Vc を変えるととによって、FET Q。のドレイン・ソース間抵抗Ros、つまりFET Q」のソースとQ。のソースと同の抵抗を変えることができる。

今、FET Q。のドレイン・ソース間抵抗 R_{08} を極めて小さい値に制御したとき、第1図に示す回路は通常の差動増隔器と同様となる。従って FET Q」、Q」の相互コンダクタンスを R_{m} とし、負荷抵抗 $R_{1}=R_{2}=R_{1}$ とすると、差動利得 G_{1} は(2)式となる。

$$G_{\perp} = g_{m}R_{L} \qquad (2)$$

一方、 PET Q。 のドレイン・ソース関抵抗 Rps を惩めて大きい値に制御したとき、 FET Q1, Q1 のドレイン・ソース間抵抗が共に R'ps であるとすると、 差動利得 G2 は(3)式で変わすことができる。

ことができる。

更に差動増幅器が本来有する安定性を備えているので、安定でダイナミックレンジの大きい可変 利得増幅器を実現することが可能となる。

4. 図面の簡単な説明

第1図は本発明の可変利得増幅器の回路図、第 2図かよび第3図は従来の可変利得増幅器の回路 、第4別はFETの静埼性面 図である。


1.2…電原端子、3,4.7…入力端子、5.6…出力端子、Q₁ ~ Q₂ …電界効果トランジスタ、 R₁, R₂ …負荷抵抗

特許出願人 冲電気工業株式会社

代理人 鈴木 敏




特開平1-212009(4)




本発明の可変判得増幅器





従来。可变利得增福器 第 2 図



従来。可变利得增幅器 第 3 図

